比较 32 位整数 (S7-300, S7-400) 说明 使用“比较 32 位整数”指令，将累加器 2 (ACCU 2) 中的内容与累加器 1 (ACCU 1) 中的内 容进行比较。将累加器 1 和 2 的内容解释为 32 位整数。该指令根据指定的比较函数进行比较。比较操作的结果会影响逻辑运算结果 (RLO) 和状态位 CC 1 与 CC 0。如果满足比较条件，RLO 将置位为信号状态“1”。如果不满足比较条件，RLO 将复位为信号状态“0”。 下表列出了不同比较函数对 RLO 的影响：状态位 CC 1 和 CC 0 的设置取决于比较过程中两个值的关系。 执行比较函数后，累加器 1 和 2 的内容保持不变。执行比较函数后，可以使用赋值函数和 跳转函数评估逻辑运算结果。

             比较浮点数 (S7-300, S7-400) 说明 使用“比较浮点数”指令，将累加器 2 (ACCU 2) 中的内容与累加器 1 (ACCU 1) 中的内容进 行比较。将累加器 1 和 2 的内容解释为浮点数。要进行比较，累加器 1 和 2 必须包含有效 的浮点数。该指令根据指定的比较函数进行比较。 下表列出了可用的比较函数及其含义： 比较函数 含义 ==R 等于（浮点数） <>R 不等于（浮点数） >R 大于（浮点数）=R 大于等于（浮点数） <=R 小于等于（浮点数） 比较操作的结果会影响逻辑运算结果 (RLO) 和状态位 CC 1 与 CC 0。如果满足比较条件，RLO 将置位为信号状态“1”。如果不满足比较条件，RLO 将复位为信号状态“0”。状态位 CC 1 和 CC 0 的设置取决于比较过程中两个值的关系。 说明 在比较无效浮点数的过程中，CPU 将逻辑运算结果置位为“0”，并将状态位 CC 0、CC 1、OV 和 OS 置位为“1”。 执行比较函数后，累加器 1 和 2 的内容保持不变。执行比较函数后，可以使用赋值函数和 跳转函数评估逻辑运算结果。数学函数 (S7-300, S7-400) 整数 (S7-300, S7-400) +I：加整数（16 位） (S7-300, S7-400) 说明 使用“加整数（16 位）”指令将累加器 1 和 2 低字中的值相加。该指令将这些值解释为 16 位整数。 该指令将和值保存在累加器 1 的低字中，累加器 1 中的高字保持不变。 指令执行之后，状态位 CC 0 和 CC 1 将指示合计值为负数、零或正数。如果该值超出了所允 许的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。减整数（16 位） (S7-300, S7-400) 说明 使用“减整数（16 位）”指令从累加器 2 低字的值中减去累加器 1 低字的值。该指令将累 加器 1 和 2 的值解释为 16 位整数。 该指令将差值保存在累加器 1 的低字中，累加器 1 中的高字保持不变。 指令执行之后，状态位 CC 0 和 CC 1 将指示差值为负数、零或正数。如果该值超出了所允许 的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。乘整数（16 位） (S7-300, S7-400) 说明 使用“乘整数（16 位）”指令将累加器 1 和 2 的低字中的值相乘。该指令将这些值解释为 16 位整数。 该指令将累加器 1 中的乘积保存为 32 位整数 (DINT)。 指令执行之后，状态位 CC 0 和 CC 1 将指示乘积为负数、零或正数。如果该值超出了所允许 的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。除整数（16 位） (S7-300, S7-400) 说明 使用“除整数（16 位）”指令将累加器 2 低字的内容除以累加器 1 低字的内容。该指令将 这两个累加器的值解释为 16 位整数。 该指令有两个结果：除法运算的商和余数。商是除法运算的整数结果。该指令将结果值保存 在累加器 1 的低字中，该指令将除法运算的余数保存在累加器 1 中的高字中。如果被除数 为负数，则除法的余数也为负数。 指令执行之后，状态位 CC 0 和 CC 1 将指示商为负数、零或正数。如果该值超出了所允许的 数值范围，则将状态位 OV 和 OS 置位为“1”。 如果被零除，该指令会将零作为商，并且在任何情况下都将零作为余数。在这种情况下，状 态位 CC 0、CC 1、OV 和 OS 都将置位为信号状态“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。加双整型数（32 位） (S7-300, S7-400) 说明 使用“加双整型数（32 位）”指令将累加器 1 和 2 中的值相加。该指令将这些值解释为 32 位整数。该指令将和值保存在累加器 1 中。 指令执行之后，状态位 CC 0 和 CC 1 将指示合计值为负数、零或正数。如果该值超出了所允 许的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。减双整型数（32 位） (S7-300, S7-400) 说明 使用“减双整型数（32 位）”指令，从累加器 2 的值中减去累加器 1 的值。该指令将累加器 1 和 2 的值解释为 32 位双整型数。该指令将减法运算的结果保存在累加器 1 中。 指令执行之后，状态位 CC 0 和 CC 1 将指示差值为负数、零或正数。如果该值超出了所允许 的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。乘双整型数（32 位） (S7-300, S7-400) 说明 使用“乘双整型数（32 位）”指令将累加器 1 和 2 中的值相乘。该指令将这些值解释为 32 位整数。该指令将乘积保存在累加器 1 中。 指令执行之后，状态位 CC 0 和 CC 1 将指示乘积为负数、零或正数。如果该值超出了所允许 的数值范围，则将状态位 OV 和 OS 置位为“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。除双整型数（32 位） (S7-300, S7-400) 说明 使用“除双整型数（32 位）”指令，将累加器 2 的值除以累加器 1 的值。该指令将累加器 1 和 2 的值解释为 32 位双整型数。该指令将除法运算的结果（商）保存在累加器 1 中。 指令执行之后，状态位 CC 0 和 CC 1 将指示商为负数、零或正数。如果该值超出了所允许的 数值范围，则将状态位 OV 和 OS 置位为“1”。 如果被零除，则该指令会将零作为商。在这种情况下，状态位 CC 0、CC 1、OV 和 OS 都将 置位为信号状态“1”。 如果是带有两个累加器的控制器，那么在执行完指令之后，累加器 2 中的内容保持不变。 如果是带有四个累加器的控制器，那么累加器 3 中的内容将复制到累加器 2 中，累加器 4 中 的内容将复制到累加器 3 中。在执行该指令之后，累加器 4 中的内容保持不变。加常数 (S7-300, S7-400) 说明 使用“加常数”指令，将指定常数的值与累加器 1 中的内容相加。可以将常数值指定为 16 为 整型数或 32 位双整形数。该指令将结果存储在累加器 1 中。加 16 位整数时，该指令仅影 响累加器 1 的低字。 要将 16 位整数作为 DINT 数学函数进行加法运算，需要在常数前输入“L#”。“加常数”指令 允许使用负数。 该指令不影响任何状态位。